APR工程師[] / []

職業心智圖
IC設計公司APR工程師
APR工程師_職業心智圖

APR工程師 (半導體｜IC設計｜晶片設計部)  APR工程師（Place & Route）又稱IC佈局工程師，在IC設計公司中主要負責將前端設計的RTL/Netlist，透過實體實作流程（Physical Implementation）轉換為實際晶片的版圖Layout。這個職位的核心任務是完成自動放置與繞線（Automatic Place and Route）流程，致力達成IC效能、面積與功耗的最佳平衡。APR工程師必須熟練EDA工具，並對設計規範（Design Rule）、訊號完整性（Signal Integrity）、時序收斂（Timing Closure）與功耗分析等有深入理解。此外，APR工程師也必須與前端設計、DFT工程師、PDK工程師、封裝與製程團隊密切合作，確保設計能順利製造並滿足量產需求。APR工程師的主要職責簡單說明如下：

  • 佈局與繞線實作：根據合成後的Netlist，使用EDA工具如Innovus、ICC2等，進行floorplan、placement與routing，並確保符合設計規範與DRC/LVS等製程要求。
  • 時序收斂與優化：在設計流程中進行時序分析與修正，運用clock tree synthesis（CTS）、buffer insertion、cell resizing等手法來實現timing closure。
  • 功耗與面積優化：在保持設計效能的前提下，透過low power技術如multi-Vt、power gating等，達到最佳功耗與面積平衡。
  • 訊號完整性與EM/IR分析：分析並修正可能的訊號串擾（Crosstalk）、電壓降（IR drop）與電遷移（EM）問題，確保晶片能在高頻下穩定運作。

職場

職涯探索影片
遊戲公司3Q時間-3

電玩遊戲的未來？VR vs. NFT！VR遊戲的未來樣貌，玩NFT遊戲會不會受騙？遊戲開發者的初衷是什麼？

日常工時比重
   藍色   Place & Route實作(30%)
紅色   Floorplan與macro佈局規劃(20%)
橘色   Signoff與後仿驗證支援(20%)
綠色   Clock Tree合成與優化(10%)
紫色   跨部門溝通與支援(10%)
靛色   流程與工具改善(10%)

績效評核

時程控制與設計成功率(60%)：APR工程師必須依照專案進度完成各階段的layout設計與驗證，包括floorplan、placement、routing、CTS、signoff等，並最終交付GDSII資料。

設計品質與效能達標(20%)：確保設計能達成目標功耗、時脈與面積需求，倘若頻率與功耗未達目標則必須提出修正方案與技術改善。

跨部門協作與問題解決(10%)：與前端設計、DFT、封裝工程師、製程部門合作解決設計問題，如DFT pin location、pad assignment、功耗域設計等。

設計流程優化與自動化(10%)：優化佈局流程並撰寫程式（如TCL、Python），加強流程自動化與設計效率提升。

工作內容

Floorplan與macro佈局規劃(20%)：依據設計需求進行晶片尺寸、電源網格與硬核IP（如SRAM、PLL）的位置規劃，過程中必須考量routing與封裝需求。

Place & Route作業(30%)：使用EDA工具進行邏輯單元的自動放置與繞線，並搭配時序優化與DRC/LVS修正。

Clock Tree合成與優化(10%)：架設穩定時脈網路，優化skew與latency，確保系統整體時序穩定性。

Signoff與後仿驗證支援(20%)：配合EDA流程進行final DRC/LVS、STA、IR drop、EM分析與GDSII輸出，並支援後仿（Post-Layout Simulation）驗證。

跨部門溝通與支援(10%)：協助前端、封裝、製程與測試團隊，處理pin assignment、metal layer stackup、test point配置等跨單位設計溝通。

流程與工具改善(10%)：撰寫流程自動化程式、提升設計效率，或建立設計checklist與知識庫，以加快未來類似專案的導入效率。

崗位關係

上層：APR工程師的直屬主管通常為實體設計部經理或後端設計主管。主管負責分配專案、提供技術指導與資源支援，並追蹤專案進度與問題排除的情況。

同儕：APR工程師在日常工作中較常與數位IC設計工程師、DFT工程師、封裝與製程工程師以及EDA支援工程師緊密合作。具體互動如下：

  • 數位IC設計工程師：提供Netlist與Constraint File，並協助佈局後的timing或功耗問題處理。
  • DFT工程師：協調scan chain placement與test pin位置安排，確保測試結構的正確執行。
  • 封裝與製程工程師：協調I/O與pad分佈、金屬堆疊與封裝限制條件，並處理signoff流程中的製程問題。
  • EDA支援工程師：支援EDA工具使用與環境建置，以及debug layout流程中工具使用問題的處理。

外部：APR工程師在tape-out之前，有時必須與晶圓代工廠合作進行設計審查，處理製程規範更新、製程變更通知（PCN）或DRC/LVS更新等事宜。

任職要求

教育程度／經驗

  • 學歷：電機電子、半導體工程或相關科系大學以上畢業，研究所畢業可優先考量。
  • 經驗：具備IC後端實體設計經驗1年以上尤佳，熟悉P&R流程與主流程EDA工具操作。

特別知識和技能

  • 熟悉EDA工具：如Cadence Innovus、Synopsys ICC2、PrimeTime、RedHawk等。
  • 程式語言：熟悉TCL、Perl、Python等程式語言，用於流程自動化與debug。
  • 設計基礎：熟悉ASIC flow、standard cell、clock tree、功耗優化等基礎概念。
  • 時序與可靠度分析：具備STA基本操作能力，了解EM/IR drop分析工具使用。

與職務相關的學校修課 (課程名稱:重要性 5>4>3>2>1)

  • IC實體設計(5). 數位IC設計導論(4). 電路理論與邏輯設計(4). 計算機結構(3)

工時薪水

薪資展望：APR工程師的起薪約在月薪4萬5至6萬，具備2年以上經驗可達6萬5以上。

平均工時：平均每週工時約45至55小時。專案階段進入signoff或tape-out前期，加班情況將增加，APR工程師必須具備抗壓與良好時程規劃能力。

職涯發展：APR工程師可晉升為資深工程師、專案Leader，或轉任EDA工具支援、流程開發工程師。APR工程師具備良好全流程能力後，亦可能擔任後端設計部主管等職位。

討論區[前往論壇]

0 則主題